فلیپ فلاپ

["golbarg"]

فلیپ‌فلاپ

از ویکی‌پدیا، دانشنامهٔ آزاد
پرش به: ناوبری، جستجو

R1, R2 = 1 kΩ R3, R4 = 10 kΩ



مدار یک فلیپ‌فلاپ که از دو گیت NOR ساخته شده است


در الکترونیک دیجیتال فیلیپ فلاپ نوعی مدار است که داری دو حالت است و می تواند یک حالت را در خود ذخیره کند فلیپ فلاپها از بلاک های اصلی مدار های دیجیتال هستند و استفاده های فراوانی در رایانه و طراحی مدارهای مخابراتی دارند. از فلیپ فلاپ های برای طراحی سلول های حافظه که امکان ذخیره سازی یک بیت را دارند استفاده می شود.
محتویات

[نهفتن]

• ۱ تاریخچه
• ۲ انواع فیلیپ فلاپها
  
  • ۲.۱ فلیپ فلاپ SR
  • ۲.۲ فلیپ فلاپ JK
  • ۲.۳ فلیپ فلاپ T
  • ۲.۴ فلیپ فلاپ D
  
  
• ۳ کاربرد
• ۴ منابع

تاریخچه[ویرایش]

این بخش از این نوشتار خُرد است. با گسترش آن به ویکی‌پدیا کمک کنید.نخستین فیلیپ فلاپها در سال ۱۹۱۸ میلادی توسط ویلیام اکلز و فرانک ویلفرد جوردن اختراع گردید.^[۱][۲]
انواع فیلیپ فلاپها[ویرایش]

فیلیپ فلاپها انواع مختلفی دارند که عبارتند از^[۳] :

• فلیپ فلاپ SR
• فلیپ فلاپ JK
• فلیپ فلاپ T
• فلیپ فلاپ D

فلیپ فلاپ SR[ویرایش]


سمبل لچ SR


فیلیپ فلاپ SR مداری با دو گیت NAND یا NOR است که به طور متقاطع به هم وصل گردیده‌اند . این مدار دو ورودی set و reset دارد . لچ دارای دو حالت مفید است . وقتی خروجی Q=1 و Q'=0 لچ در حالت نشانده (منطق1) است و اگر Q=0 و Q'=1 باشد در حالت بازنشانی است . خروجی‌های Q و 'Q متمم با این وجود وقتی هر دوی آنها یک شوند حالت تعریف نشده داریم .

جدول مشخصه فیلیپ فلاپ SR (ساخته شده با گیت NOR( [۴]
جدول مشخصه			جدول تحریک
S	R	Action	Q(t)	Q(t+1)	S	R	Action
0	0	حفظ حالت قبل	0	0	0	X	بدون تغییر
0	1	Q = 0	1	0	0	1	reset
1	0	Q = 1	0	1	1	0	set
1	1	حالت تعریف نشده	1	1	X	0	race condition

X در جدول نشان دهنده حالت بی اهمیت است .
فلیپ فلاپ JK[ویرایش]


سمبل فیلیپ فلاپ JK


فیلپ فلاپ JK طبق شکل دارای دو ورودی و دو خروجی و یک پایه کلاک (clk) است . این فیلیپ فلاپ به خاطر پایه کلاک مشکل فیلیپ فلاپ SR را ندارد (در فیلیپ فلاپ SR دو ورودی با هم نمی‌توانند یک شوند):

JK Flip Flop operation [۴]
جدول مشخصه				جدول تحریک
J	K	Qnext	Comment	Q	Qnext	J	K	Comment
0	0	Qprev	hold state	0	0	0	X	بدون تغییر
0	1	0	reset	0	1	1	X	Set
1	0	1	set	1	0	X	1	Reset
1	1	Qprev	toggle	1	1	X	0	No change

فلیپ فلاپ T[ویرایش]


سمبل فیلیپ فلاپ T


فیلیپ فلپ T فیلیپ فلاپی است که از آن برای تاگل (Toggle) کردن استفاده می‌شود . (صفر را تبدیل به یک و یک را تبدیل به صفر می‌کند)

T Flip-Flop operation [۴]
جدول مشخصه				جدول تحریک
			Comment				Comment
0	0	0	hold state (no clk)	0	0	0	No change
0	1	1	hold state (no clk)	1	1	0	No change
1	0	1	toggle	0	1	1	Complement
1	1	0	toggle	1	0	1	Complement

فلیپ فلاپ D[ویرایش]


سمبل DFF


یکی از حالتهای حذف حالت نامطلوب در فیلیپ فلاپ SR این است که مطمئن شویم هیچگاه آن دو با هم یک نخواهند شد . این کار با لچ D میسر است .
کاربرد[ویرایش]

از فیلیپ فلاپها می‌توان در شمارنده‌ها، ذخیره سازی اطلاعات و ... استفاده نمود
منابع[ویرایش]

• ↑ William Henry Eccles and Frank Wilfred Jordan, «Improvements in ionic relays» British patent number: GB 148582 (filed: 21 June 1918; published: 5 August 1920).
• ↑ W. H. Eccles and F. W. Jordan (19 September 1919) «A trigger relay utilizing three-electrode thermionic vacuum tubes,» The Electrician, vol. 83, page 298. Reprinted in: Radio Review, vol. 1, no. 3, pages 143–146 (December 1919).
• ↑ طراحی دیجیتال (مدار منطقی)، پروفسور موریس مانو، ترجمه دکتر قدرت سپیدنام، انتشارات خراسان
• ↑ ^{۴٫۰ ۴٫۱ ۴٫۲} Mano, ‎M. Morris. Kime, Charles R.. Logic and Computer Design Fundamentals, 3rd Edition. Upper Saddle River, NJ, USA: Pearson Education International, 2004. pg283. ISBN 0-13-191165-1

["golbarg"]

فلیپ فلاپ SR

مدار داخلی یک فلیپ فلاپ SR با استفاده از گیت NOR

فلیپ فلاپ SR یک المان فیزیکی است که می تواند به عنوان یک عنصر تاخیر دهنده به کار گرفته شود. این المان فیزیکی دارای دو ورودی به نام های R و S می باشد و دو خروجی دارد که یکی متمم دیگری است.
طرز کاراین فلیپ فلاپ در جدول صحت به این شکل است که وقتی عملکرد مدار را بررسی می کنیم اگر S=1 و R=0 باشد، اصطلاحا می گویند مدار set است یعنی خروجی آن 1 شده است. اگر پس از آن S=0 شود، مدار در وضعیت set باقی می ماند ولی اگر R=1 شود اصطلاحا می گویند مدار Reset شده است یعنی خروجی در این لحظه صفر است، و اگر در این لحظه R=0 شود مدار در حالت Reset باقی می ماند. بنابراین R=0 و S=0 در خروجی نشان می دهد که کدامیک از S یا R آخرین بار برابر 1 بوده است. یعنی مدار آخرین وضعیت غیر صفر ورودی را به خاطر سپرده است. مطابق جدول کارنو اگر R و S همزمان در حالت 1 قرار گیرند مدار در حالت نامشخص خواهد بود. به این خاطر مدارهای دارای فلیپ فلاپ SR را طوری طراحی می کنند که هیچ گاه ورودی های S و R همزمان برابر 1 نشود.
این مورد محدودیتی برای فلیپ فلاپ SR است، که در فلیپ فلاپ JK این نقص برطرف شده است.

---

فلیپ فلاپ JK

این عنصر تاخیر دهنده دارای دو ورودی به نام J و K می باشد و دو خروجی آن یکی متمم دیگری است و در آن محدودیت فلیپ فلاپ SR را رفع کرده اند و دو ورودی J=1 و 1=K برای این مدار قابل قبول است.
در این فلیپ فلاپ همانند نوع SR ورودی تمام صفر یعنی J=0 و K=0 تاثیری در حالت خروجی فلیپ فلاپ ندارد و همان حالت قبلی حفظ می شود. ولی اگر J=1 و 1=K باشد یک ورودی قابل قبول است که باعث تغییر حالت در مقدار خروجی می شود.

مدار داخلی یک فلیپ فلاپ JK

---

فلیپ فلاپ T

مدار داخلی یک فلیپ فلاپ T

این عنصر تاخیر دهنده دارای یک ورودی به نام T است و دو خروجی به صورت Y و متمم آن دارد.
چنانچه T=1 شود باعث تغییر در خروجی می شود یعنی اگر خروجی صفر باشد مقدار آن یک می شود و برعکس اگر خروجی یک باشد مقدار آن صفر می شود. این فلیپ فلاپ را به این خاطر فلیپ فلاپ جهشی نیز می نامند.
فلیپ فلاپ T همانند فلیپ فلاپ JK است که دو ورودی آن از یک متغیر مقدار می گیرد یعنی یا هر دو J و K مقدار صفر و یا هر دو مقدار یک دارند. به این ترتیب در مواقعی یک است، ایجاد جهش می کند.

---

فلیپ فلاپ D

مدار داخلی یک فلیپ فلاپ D

این مدار تاخیر دهنده شبیه به یک عنصر تاخیر دهنده ساعت عمل می کند به این ترتیب که هر ورودی به آن می دهیم در یک فاصله زمانی مشخصی بعدا همان ورودی را به صورت خروجی دریافت می کنیم.
از این رو این فلیپ فلاپ را فلیپ فلاپ تاخیر (Delay) می نامند. این فلیپ فلاپ یک ورودی به نام D دارد.

---

پیوندهای خارجی

• http://en.wikipedia.org/wiki/Flip-flop_%28electronics%29
• http://www.eelab.usyd.edu.au/digital_tutorial/part3/fl-types.htm
• http://hyperphysics.phy-astr.gsu.edu/hbase/electronic/flipflop.html#c1
• http://computer.howstuffworks.com/boolean3.htm
• http://www-ihs.theoinf.tu-ilmenau.de/~sane/projekte/flipflop/embed_flipflop.html

["golbarg"]

فلیپ فلاپ چیست ؟ انواع فلیپ فلاپها و کاربرد آنها

فلیپ فلاپ چیست ؟ ( Flip Flop )
در مدارات الکترونیک و کامپیوتر، فلیپ فلاپ ( Flip Flop ) یک نوع آی سی یا تراشه ( IC ) یا مدار مجتمع دیجیتال است که می تواند به عنوان یک بیت حافظه عمل کند. یک فلیپ فلاپ می تواند شامل دو سیگنال ورودی، صفر یا یک در پایه یا پایه های ورودی باشد. ضمنا یک فلیپ فلاپ دارای یک پایه زمانی ( clock ) و یک خروجی ( out put ) و دو پایه set و reset می باشد. فلیپ فلاپ ها معمولا دارای یک خروجی معکوس خروجی اصلی هم هستند. یعنی از نظر منطقی خروجی معکوس یا متمم ، برعکس خروجی اصلی است و اگر خروجی اصلی مثلا دارای سطح منطقی یک ( مثلا ۵ ولت ) باشد خروجی متمم ( مکمل هم می گویند ) به صورت معکوس خروجی اصلی (در این مثال صفر منطقی ) خواهد بود. آن را آلاکلنگ نامیده اند چون خروجی آن بین صفر و یک تغییر می کند.
بعضی از فلیپ فلاپ ها شامل یک پایه clear می باشند که خروجی را دوباره راه اندازی (reset ) می کنند. در واقع فیلیپ فلاپ ها یکی از انواع مدارات مجتمع ( IC ) هستند که برای کار به اتصالات تغذیه ( VCC یا VDD ) و زمین ( GND ) نیاز دارند.
تغییرات پالسهای ورودی که منظور همان صفر و یک دیجیتال می باشند، بهمراه پایه clock سبب تغییرات در خروجی می شوند. عملا هر تغییری در وضعیت خروجی، به طور همزمان وابسته به تغییرات پالس در پایه clock است. (پایه کلاک را به صورت CLK یا CP به معنی کلاک پالس CLOCK PULS هم نشان می دهند)
مشخصات آیسی های فلیپ فلاپ ها مثلا پایه های ورودی، خروجی و بقیه پایه ها توسط کارخانه های سازنده در دفترچه هایی تحت عنوان دیتاشیت data sheet قرار می گیرند.
فلیپ فلاپ ها انواع متفاوتی دارند که این انواع مختلف عبارتند از:
فلیپ فلاپ SR یا RS
فلیپ فلاپ JK
فلیپ فلاپ T
فلیپ فلاپ D
فلیپ فلاپ SR یا RS
فلیپ فلاپ SR یک المان ساخته شده از نیمه هادی الکترونیکی است (SET یا RESET ) که می تواند به عنوان یک عنصر تاخیر دهنده به کار گرفته شود. این المان فیزیکی دارای دو ورودی به نام های R و S می باشد و دو خروجی دارد که یکی متمم دیگری است.
طرز کاراین فلیپ فلاپ در جدول صحت و درستی آن به این شکل است که وقتی عملکرد مدار را بررسی می کنیم اگر S=1 و R=0 باشد، اصطلاحا می گویند مدار set است یعنی خروجی آن ۱ شده است. اگر پس از آن S=0 شود، مدار در وضعیت set باقی می ماند ولی اگر R=1 شود اصطلاحا می گویند مدار Reset شده است یعنی خروجی در این لحظه صفر است، و اگر در این لحظه R=0 شود مدار در حالت Reset باقی می ماند.
بنابراین R=0 و S=0 در خروجی نشان می دهد که کدامیک از S یا R آخرین بار برابر ۱ بوده است. یعنی مدار آخرین وضعیت غیر صفر ورودی را به خاطر سپرده است. مطابق جدول کارنو اگر R و S همزمان در حالت ۱ قرار گیرند مدار در حالت نامشخص خواهد بود. به این خاطر مدارهای دارای فلیپ فلاپ SR را طوری طراحی می کنند که هیچ گاه ورودی های S و R همزمان برابر ۱ نشود.
این مورد محدودیتی برای فلیپ فلاپ SR است، که در فلیپ فلاپ JK این نقص برطرف شده است.
فلیپ فلاپ JK
این عنصر هم یک المان الکترونیکی از جنس نیمه هادی بوده و دارای دو ورودی به نام J و K می باشد و نیز دارای دو خروجی است که یکی متمم دیگری است و در آن محدودیت فلیپ فلاپ SR را رفع کرده اند و دو ورودی J=1 و ۱=K برای این مدار قابل قبول است.
در این فلیپ فلاپ همانند نوع SR ورودی تمام صفر یعنی J=0 و K=0 تاثیری در حالت خروجی فلیپ فلاپ ندارد و همان حالت قبلی حفظ می شود. ولی اگر J=1 و ۱=K باشد یک ورودی قابل قبول است که باعث تغییر حالت در مقدار خروجی می شود.