hengameh
22nd May 2010, 02:48 PM
شرح
ایده ساده را خاموش بار ولتاژ منفی است.
برخی از نمونه ها : --
- votlages Bias برای پانل های ال سی دی
- آمپلی فایرها رادیویی
- صوتی آمپلی فایرها
چیز خوب در مورد این طرح این است که من می توانم ایده استفاده از سیستم من درجه / ولتاژ به کنترل خاموش و روشن و این همه.
با این حال ، ولتاژ وجود دارد بسیاری از بسیاری از نوع سوئیچ ها بار منفی که از نوبت.
در اینجا پیشنهاد ،
http://www.zen22142.zen.co.uk/Circuits/Switching/image_001.jpg
در نقطه ، ولتاژ 2.6V است رمپ از 2.2V به و منجر به نیروی لازم برای روشن سوئیچ از تا خاموش.
http://www.zen22142.zen.co.uk/Circuits/Switching/image_002.jpg
تئوری عمل است تقریبا 1 ساده است.
دو NMOS و PMOS 1 وجود دارد.
و PMOS در رابط به من / ای بر منطق خاموش /.یک رصد مهم است ، PMOS (U5) ترمینال منبع تعصب در 3V یا منطق سطح ولتاژ بالا است.
هنگامی که دروازه PMOS است 0V ، PMOS روشن باشد.
در نقطه ب ، votlage است 3V.
. این 3V خواهد شد) درایو NMOS دروازه (U2 ، U2 به عنوان منبع در NMOS - 5V (عرضه votlage یا منفی) ، NMOS در حال روشن و از این رو بکشید دروازه NMOS U1 دروازه به زمین.
swtich U1 روشن باشد و ولتاژ بار را در نقطه ای توسعه می باشد - 5V.
در بار خاموش عمل ، دروازه PMOS به بالا کشیده شده است.
PMOS و خاموش خواهد شد و منجر به بقیه NMOS هستند همه در وضعیت خاموش است. ساده و آسان است.
مزیت این کار این مدار عبارتند از :
- البته ، ساده و آسان
- می تواند کم هزینه و غذا خوردن نیست تا
به عنوان U5 (PMOS و U2 (NMOS) می تواند MOSFETs بسیار کم هزینه را بپذیرید.
ه عنوان مثال داده شده FDV301N (http://translate.googleusercontent.com/translate_c?hl=fa&ie=UTF-8&sl=en&tl=fa&u=http://www.fairchildsemi.com/pf/FD/FDV301N.html&prev=_t&rurl=translate.google.com&usg=ALkJrhhrYGha6kRRa_yoYLMUXIhccSAZQw) و FDV302P (http://translate.googleusercontent.com/translate_c?hl=fa&ie=UTF-8&sl=en&tl=fa&u=http://www.fairchildsemi.com/pf/FD/FDV302P.html&prev=_t&rurl=translate.google.com&usg=ALkJrhhiZJPAzHjtS5-HeS51pjqLN_oTBg) یا NDS332P که مورد استفاده در این مثال
- انتخاب از U1 عمدتا وابسته oon شرایط فعلی بار و اگر بار خیلی کم است ، NMOS هزینه کم می توان استفاده کرد.
برای بیشتر به این طرح منفی به دنبال سوئیچ ، transcient مشخصه را می توان شبیه سازی زمانی که پالس است به دروازه PMOS اظهار داشت.
http://www.zen22142.zen.co.uk/Circuits/Switching/image_003.jpg
پالس در این شبیه سازی (نمودار بالا ، پایین گراف ، سبز ردیابی) است 0V به 3V با زمان ظهور و سقوط زمان 2ms ، و مدت زمان پالس است 40ms.
پاسخ بار ردیابی شده است نشان می دهد ارغوانی.
در طول بار از خاموش ،) وجود دارد ردیابی شده است حمله به درون جریان بالا (نمودار ، بالای بالا گراف ، سبز است که به دور از کشیدن بار از زمین.
خوب است به حمله به درون زوم
http://www.zen22142.zen.co.uk/Circuits/Switching/image_004.jpg
این فشار در طول happend PMOS در راه خاموش کردن ، بلکه به عنوان شیب را خاموش می باشد نه به طور مستقیم باعث سنبله ، آن چیزی دیگری است.
من منفی نیست انجام هرگونه شبیه سازی در راه برای کاهش یا بهبود فشار به طور معمول به عنوان کاربرد عمدتا کمتر از و من نیز بسیار تنبل...:)
منبع (http://www.zen22142.zen.co.uk/Circuits/Switching/negative_switch.htm)
ایده ساده را خاموش بار ولتاژ منفی است.
برخی از نمونه ها : --
- votlages Bias برای پانل های ال سی دی
- آمپلی فایرها رادیویی
- صوتی آمپلی فایرها
چیز خوب در مورد این طرح این است که من می توانم ایده استفاده از سیستم من درجه / ولتاژ به کنترل خاموش و روشن و این همه.
با این حال ، ولتاژ وجود دارد بسیاری از بسیاری از نوع سوئیچ ها بار منفی که از نوبت.
در اینجا پیشنهاد ،
http://www.zen22142.zen.co.uk/Circuits/Switching/image_001.jpg
در نقطه ، ولتاژ 2.6V است رمپ از 2.2V به و منجر به نیروی لازم برای روشن سوئیچ از تا خاموش.
http://www.zen22142.zen.co.uk/Circuits/Switching/image_002.jpg
تئوری عمل است تقریبا 1 ساده است.
دو NMOS و PMOS 1 وجود دارد.
و PMOS در رابط به من / ای بر منطق خاموش /.یک رصد مهم است ، PMOS (U5) ترمینال منبع تعصب در 3V یا منطق سطح ولتاژ بالا است.
هنگامی که دروازه PMOS است 0V ، PMOS روشن باشد.
در نقطه ب ، votlage است 3V.
. این 3V خواهد شد) درایو NMOS دروازه (U2 ، U2 به عنوان منبع در NMOS - 5V (عرضه votlage یا منفی) ، NMOS در حال روشن و از این رو بکشید دروازه NMOS U1 دروازه به زمین.
swtich U1 روشن باشد و ولتاژ بار را در نقطه ای توسعه می باشد - 5V.
در بار خاموش عمل ، دروازه PMOS به بالا کشیده شده است.
PMOS و خاموش خواهد شد و منجر به بقیه NMOS هستند همه در وضعیت خاموش است. ساده و آسان است.
مزیت این کار این مدار عبارتند از :
- البته ، ساده و آسان
- می تواند کم هزینه و غذا خوردن نیست تا
به عنوان U5 (PMOS و U2 (NMOS) می تواند MOSFETs بسیار کم هزینه را بپذیرید.
ه عنوان مثال داده شده FDV301N (http://translate.googleusercontent.com/translate_c?hl=fa&ie=UTF-8&sl=en&tl=fa&u=http://www.fairchildsemi.com/pf/FD/FDV301N.html&prev=_t&rurl=translate.google.com&usg=ALkJrhhrYGha6kRRa_yoYLMUXIhccSAZQw) و FDV302P (http://translate.googleusercontent.com/translate_c?hl=fa&ie=UTF-8&sl=en&tl=fa&u=http://www.fairchildsemi.com/pf/FD/FDV302P.html&prev=_t&rurl=translate.google.com&usg=ALkJrhhiZJPAzHjtS5-HeS51pjqLN_oTBg) یا NDS332P که مورد استفاده در این مثال
- انتخاب از U1 عمدتا وابسته oon شرایط فعلی بار و اگر بار خیلی کم است ، NMOS هزینه کم می توان استفاده کرد.
برای بیشتر به این طرح منفی به دنبال سوئیچ ، transcient مشخصه را می توان شبیه سازی زمانی که پالس است به دروازه PMOS اظهار داشت.
http://www.zen22142.zen.co.uk/Circuits/Switching/image_003.jpg
پالس در این شبیه سازی (نمودار بالا ، پایین گراف ، سبز ردیابی) است 0V به 3V با زمان ظهور و سقوط زمان 2ms ، و مدت زمان پالس است 40ms.
پاسخ بار ردیابی شده است نشان می دهد ارغوانی.
در طول بار از خاموش ،) وجود دارد ردیابی شده است حمله به درون جریان بالا (نمودار ، بالای بالا گراف ، سبز است که به دور از کشیدن بار از زمین.
خوب است به حمله به درون زوم
http://www.zen22142.zen.co.uk/Circuits/Switching/image_004.jpg
این فشار در طول happend PMOS در راه خاموش کردن ، بلکه به عنوان شیب را خاموش می باشد نه به طور مستقیم باعث سنبله ، آن چیزی دیگری است.
من منفی نیست انجام هرگونه شبیه سازی در راه برای کاهش یا بهبود فشار به طور معمول به عنوان کاربرد عمدتا کمتر از و من نیز بسیار تنبل...:)
منبع (http://www.zen22142.zen.co.uk/Circuits/Switching/negative_switch.htm)